

التنفيذ المادي باستخدام FPGA لخوارزميتي الدوال الرياضية الأولية

قسم هندسة الحاسوبات /

هذا البحث تصميم وتنفيذ وحدة حسابية مادية تقوم بحساب العديد من الدوال الرياضية الأولية (الجيب والجيب تمام ودالة معكوس الظل وذلك جيب وجيب وجب وجب تمام القطع الزائد الجذر التربيعي) والتي يتطلب حسابها باستخدام الأنظمة البرمجية الآلاف من نبضات الساعة كزمن تنفيذ. تم تصميمها باستخدام لغة وصف الكياني المادي "VHDL" وتركيبها على رقاقة XC3S500E FPGA.

هذا البحث خوارزميتين حساب الدوال الرياضية لملا تنفيذهما (FPGA) خوارزمية الحاسوب الرقمي لدوران الإحداثيات (CORDIC) التي ظهرت في عام 1959 ، والتي يامكانها القيام بكل من عملية الضرب والقسمة وحل الدوال المثلثية والقطع الزائدة واللوغاریتمات والجذور التربيعية والثانوية طريقة خاصية التناظر في الدوال المثلثية واستخدام تقنية الآتيب (Lookup Table).

المتوازية في خوارزمية كوردك فقد تم الحصول على نسبة تسريع تتراوح بين $(24.7 - 30.3) \times 100\%$ مع المعماريات المتوازية . وكانت نسبة العطاء عملية واحدة ।

32

FPGA Implementation Of Elementary Function Evaluation Unit Using CORDIC and Lookup tables

Basil Sh. Mahmood

Ehsan A. Ali

Department Of Computer Engineering / University of Mosul

Abstract

In this paper, a hardware computing unit has been designed and implemented. This unit computes many elementary functions (such as sine, cosine, \tan^{-1} , sinh, cosh, and square root) that their computing by using software systems requires thousands of clock cycles as an execution time. The architecture of the function computation has been designed by using VHDL and placed on XC3S500E FPGA chip in Spartan 3E as a target technique. In this paper, two algorithms have been used in computing the mathematical functions, because they can be implemented using FPGA chip. The first is the Coordinate Rotation Digital Computer algorithm (CORDIC) which was introduced in 1959. It is a single unified algorithm for calculating many elementary functions including trigonometric, hyperbolic, logarithmic and exponential functions, multiplication, division and square root. The second one uses the lookup table. According to the self-similarity in the trigonometric functions, and using the techniques of parallel pipelining for the CORDIC algorithm, speedup of $(24.7 - 30.3) \times 100\%$ is obtained as compared with the other parallel architectures. The throughput became operation/clock pulse except the first operation whose latency was 32 clock pulse.

Keywords: CORDIC, lookup table, Elementary Function, FPGA

2010 4 4 :

أستلم: 2009 12 22

1. المقدمة:

إن حساب الدوال الرياضية القابلة للاشتغال تشكل أغلب الأحيان عنق الزجاجة (bottle neck) داء العديد من التطبيقات المحددة الحساب (compute-bound applications) لأنها تتطلب عمليات النقطة العائمة أو الثابتة المعقدة. وتتضمن هذه الدوال: الدوال الأولية (Elementary functions) مثل الدوال المثلثية ($\tan(x)$, $\sin(x)$, $\cos(x)$) ودوال القطوع الزائدة ($tanh(x)$, $\sinh(x)$, $cosh(x)$) ومعكوسات هذه الدوال ودالة الجذر التربيعي واللوغاريتم وكذلك الدوال المركبة مثل $(1-\sin^2(x))^{1/2}$ أو $(1+\tan^2(x))^{1/2}$. وتعرف الدالة بأنها أولية إذا تم تركيبها أو بناؤها من مجموعة محددة من الدوال الثابتة (x^n , e^n ومعكوسات هذه الدوال) [1][2]. تعتمد العديد من التطبيقات الحالية والمستقبلية على دقة حساب الدوال الأولية ولاسيما الدوال المثلثية مثل الجيب والجيب تمام. ومن هذه التطبيقات حواسيب الجيب وتطبيقات الرسم باستخدام الحاسوب والاتصالات الرقمية والمرشحات التكيفية والتي تتطلب بشكل متكرر حساب الدوال المثلثية خلال سياق العمل. إن حساب القيم المثلثية عملية معقدة وتستغرق وقتاً طويلاً وغالباً ما يكون زمن الحساب للحصول على القيم المثلثية مهيناً على زمن التنفيذ للخوارزمية. إن مستوى أداء أي نظام يُمكن أن يضعف إذا كان تتابع الحسابات في النظام يحتاج إلى قيمة مرجة من حساب دالة مثلثية فإذا طلب ذلك عدّل سوف لن يكون النظام قادرًا على المضي حتى حساب الدالة المثلثي. لقد استخدمت عدة خوارزميات لحساب هذه الدوال برمجياً وتتنفيذها ماديًا، حيث توجد العديد من الخوارزميات المادية الكفؤة لحساب هذه الدوال إلا أنها لم تستخدم بشكل عام خلال الربع الأخير من القرن الماضي بسبب الاعتماد على الأنظمة البرمجية التي تستغرق الآلاف من نبضات الساعة كزمن تنفيذ في حساب مثل تلك الدوال الرياضية [1].

تعد مصفوفة البوابات القابلة للبرمجة حلّياً (FPGA) من الماديات القابلة لإعادة التهيئة حيث إنها تبدي مرونة تصميم عالية للبرمجيات وبزمن أداء قرابة من زمن أداء رقاقة (ASIC). وبسبب الكثافات الفليلة لرقائق (FPGAs) البدائية فإنها كانت تستخدم بشكل رئيس للتطبيقات التي ليس فيها مطلب حسابي أو حسابات معقدة، إلا أنه مع التقدم السريع الحاصل في التقنية أصبحت (FPGAs) تحتوي على مصادر مطمورة (مثل الضارب المادي وكتل ذاكرة الوصول العشوائي Block RAMs) أكثر بكثير من تلك البدائية [3]. وهذا استخدمت (FPGAs) في تسريع تطبيقات علمية مختلفة وحقق أداءً متقدماً يأساً إلى معالجات الغرض العام (GPP) (processors) [4][5]. في التطبيقات العامة للدوال المثلثية، تستخدم متسلسلة تايلر في تقييد وحساب دوال الجيب والجيب تمام والظل. إلا إن هذه الخوارزمية ملائمة للتنفيذ باستخدام البرمجيات أكثر من الماديات كونها من الخوارزميات التكرارية التي تبني باستخدام دوائر الجمع والضرب والقسمة [6].

هناك العديد من البحوث والأعمال السابقة المتعلقة بمجمل الأفكار الأساسية التي تتناولها البحث من الخوارزميات العلمية المستخدمة في حساب الدوال الرياضية المعقدة وتنفيذها باستخدام المكونات المادية مثلـ FPGA. وفيما استعراضأً مجموعة منها:

في العام 1959 اقترح الباحث J. E. Volder [7] خوارزمية الحاسوب الرقمي لدوران الإحداثيات (Coordinate Rotation Digital Computer) CORDIC على عمليات الإزاحة والجمع فقط. هذه الخوارزمية تصنف كيف أن دوران المتجه الممثل في المعادلات (1) يمكن أن ينفذ بعد محدد من الدورات الأولية التي تسمى بالدورات الدقيقة (micro rotations).

$$\begin{aligned}x_{i+1} &= x_i - \mu_i y_i 2^{-i} \\y_{i+1} &= y_i + \mu_i x_i 2^{-i} \\ \theta_{i+1} &= \theta_i - \mu_i a \tan 2^{-i}\end{aligned} \dots (1)$$

حيث إن μ : مؤشر التكرار . y_i : ما مركتنا المتوجه المدور عند التكرار i .

θ_i : زاوية الدوران عند التكرار i . a : إشارة زاوية الدوران عند التكرار i .

وفي عام 1971 قام الباحث J. S. Walter [8] بتعيم خوارزمية CORDIC لتشمل حساب معظم الدوال الرياضية المعقدة مثل دوال القطوع الزائدة واللوغاریتم وكذلك عمليات الضرب والقسمة بعد أن كان مقتصرًا على حساب الدوال المثلثية فقط. في عام 1989 قام الباحث H. A. Nienhaus [9] باقتراح معمارية لحساب الجذر التربيعي تجمع بين تقنية جدول المقارنة غير الكفؤة من ناحية المadications وتقنيات الخوارزمية (Algorithmic techniques) غير الكفؤة من ناحية السرعة وذلك كحل وسط بين السرعة والتعقيد المادي. وفي العام 1998 قام الباحث R. Andraka [10] بدراسة عامة لخوارزمية CORDIC وما يشابهها أو يماثلها من الخوارزميات من خلال معاینة تفزيذها على رقائق FPGA. في العام 1999 قام الباحثان T. Vladimirova و H. Tiggeler [11] بدراسة مخططات خوارزمية CORDIC الملائمة للتنفيذ على رقائق FPGA وذلك للحصول على مساحة سليكون قليلة وسرعة حسابات وعاء لتوليد الجيب والجيب تمام. وفي عام 1999 أيضاً اقترح الباحث John N. Lygouras طريقة جديدة استخدم فيها تصميماً مادياً للحصول على قيم الدوال المثلثية (الجيب والجيب تمام) وبدقة عالية، هذا التصميم يجمع بين استخدام الذاكرة والدوائر المنطقية كدوائر معالجة مسبقة. تقوم هذه الطريقة على الاستفادة من خاصية تناظر هذه الدوال حول المحوريين x , y ، فضلاً عن إمكانية الحصول على الجيب تمام من دائرة الجيب وذلك بتزحيفها بمقدار $2\pi/2$ باتجاه عكسي. كما استخدم الاستكمال الخطى (linear interpolation) للحصول على دقة أعلى دون أن يزيد من حجم الذاكرة المستخدمة كجدول مقارنة.

في العام 2001 قام مجموعة من الباحثين Kharrat M. et al [13] باقتراح طريقة جديدة لتنفيذ خوارزمية CORDIC بشكل امثل وعند مقارنتها مع الطريقة التقليدية كانت مساحة السليكون المستخدمة من رقاقة (FPGA) أقل وذات دقة أكثر في حساب الدوال المثلثية، وكذلك قلل من زمن الكمون (latency time). إن الطريقة المقترحة تقوم على أساس خاصية تناظر الدوال المثلثية وتحديد فترة خوارزمية CORDIC بين $[\pi/2, 0]$ بدلاً من الفترة $[-\pi/2, \pi/2]$. أما في سنة 2003 فقد قام الباحثان S. Ravichandran و V. Asari [14] باقتراح طريقة جديدة تقوم على أساس حسابات مسبقة للبتات المدوره في خوارزمية CORDIC ذات الاتجاه الواحد، حيث إن الخوارزمية ذات الاتجاه الواحد تختلف عن الخوارزمية التقليدية في درجة الدوران. إن التصميم المقترن تم تنفيذه على FPGA ومن خلال النتائج التجريبية لحساب قيم الدوال المثلثية ودوال القطوع المخروطية توصلنا إلى أن الطريقة المقترنة قد حافظت درجة الدقة، فضلاً عن ذلك انه كلما قل عدد التكرارات (iterations) مع تعقيد أقل للدائرة فان سرعتها تزداد، ويمكن استخدامها في مختلف تطبيقات معالجة الإشارة الرقمية أو الشبكات العصبية التي تتطلب حسابات رياضية.

وفي العام 2005 قام مجموعة من الباحثين J. Valls et al [15] باقتراح معمارية CORDIC

للمحورين الدائري والخطي مشتقة من معماريات CORDIC ذات المحور الواحد وتنفيذها بشكل كفؤ على رقاقة FPGA. وفي العام 2006 قام مجموعة من الباحثين R. Kirner et al [6] بدراسة خوارزميات وطرائق حساب الدوال المثلثية لتحليل متطلبات المصادر (resource demands) وتم ذلك باستخدام خوارزميات الحساب التكرارية مثل

تايلر وخوارزم CORDIC ومقارنتها مع خوارزميات التنفيذ الأخرى مثل جدول المقارنة. وفي العام 2006 أيضا قام الباحثان Chuen-Yau Chen و Cheng-Yuan Lin [16] باقتراح معمارية عالية الدقة لتنفيذ خوارزمية CORDIC وذلك بأخذ مزيد من التناقض لحساب الدوال المثلثية للمدى الكلي $[0-2\pi]$ باستخدام مدى اصغر $[0-\pi/8]$ بدلاً من المدى $[0-\pi/4]$. هذا التقليص في مدى دالتي الجيب والجيب تمام أدى إلى تقليل بنحو 50% من حجم الذاكرة المستخدمة كجدول مقارنة وتحسين دقة خوارزمية CORDIC بمقدار 1-bit. وفي العام 2007 قام الباحثان C.P. Agurto-Ríos و D. R. Llamocca-Obregón [17] باستخدام تمثيل الفاصلة الثابتة في تنفيذ ثلاثة معماريات لخوارزمية CORDIC لحساب دوال القطوع الزائد المعدلة من قبل مجموعة من الباحثين X. Hue et al [18] (حيث قاموا في عام 1991 باقتراح تعديل على خوارزمية CORDIC الأصلية وذلك لغرض توسيع المدى المحدد للإدخال لخوارزمية الأصلية). إن المعماريات المنفذة هي: 1. نمط المعمارية التكرارية ذات الكفة القليلة 2. نمط المعمارية بأسلوب خطوط الأنابيب 3. نمط المعمارية التكرارية ذات البتات المتسلسلة) هذه المعماريات تم وصفها (Stratix FPGA) وتنفيذها على تقنية VHDL.

هذا البحث تم تصميم واقتراح عدد من المعماريات المادية لتنفيذ وحساب بعض الدوال الرياضية الأولية (مثل الدوال المثلثية ودوال القطع الزائد والجذر التربيعي). إذ تم استخدام خوارزميتي CORDIC وجدول المقارنة في تنفيذ المعماريات المقترحة. إن كل دالة من هذه الدوال تمت برمجتها باستخدام لغة وصف الكيان المادي (VHDL) كأداة تصميم وتركيبها على رقاقة XC3S500E FPGA في لوحة سبارتان 3E كتقنية هدف.

2. خوارزمية كورديك (Coordinate Rotation Digital Computer (CORDIC))

ظهرت خوارزمية الحاسوب الرقمي لدوران الإحداثيات CORDIC في عام 1959 من قبل العالم J. Volder [7] وبعد ذلك عممت ووُجِّهَت من قبل العالم Walter في عام 1971 [8] والتي بإمكانها القيام بكل من عملية الضرب والقسمة وحل الدوال المثلثية والقطوع الزائد واللوغاریتمات والجذور التربيعية. ولذلك فان CORDIC تستخدم في العديد من التطبيقات العملية مثل الأذرعة المفصليّة الآلية ومعالجة الإشارات الرقمية وحساب المصفوفات. تتميز خوارزمية CORDIC بأنها بسيطة وكفوءة، وبصورة عامة فهي تستخدم عند عدم توفر الضارب المادي حيث إنها تتطلب فقط عمليات جمع وإزاحة مع جدول مقارنة صغير. لذلك تم تفضيلها على تقنيات التقرير متعددة الحدود الأخرى التي تستخدم الضاربات المادية المكلفة جداً. لقد وجدت هذه الخوارزمية الطريق إلى التطبيقات العملية عندما استخدمت في حواسيب الجيب (Pocket Calculators) Hewlett Packard's (HP 35) ومساعدات المعالج الرياضية (Intel 8087) [19].

1.2 خوارزمية الموحدة CORDIC (The Unified CORDIC Algorithm) [20]

لقد قام العالم Walter [8] بتوحيد الأنماط المختلفة لخوارزمية CORDIC إلى مجموعة واحدة من المعادلات :

$$R = (x^2 + my^2)^{1/2} \dots (2)$$

$$\phi = m^{-1/2} \tan^{-1}(m^{1/2} y / x) \dots (3)$$

$$m = \begin{cases} 1 & \text{للدائرة} \\ 0 & \text{للح خط المستقيم} \\ -1 & \text{للقطع الزائد} \end{cases} \dots (4)$$

حيث (R) شعاع المتجه و (ϕ) زاويته مع المحور الموجب لـ x .

I. النمط الدائري ($m=1$) Circular Mode ($m=1$)

تتحرك نقطة النهاية للمتجه في هذا النمط على الدائرة الموصوفة في المعادلة الآتية:

$$x^2 + y^2 = R^2 \dots (5)$$

وكمما في الشكل (1-a) حيث إن المركبتين (x, y) يتم حسابهما من المعادلتين الآتيتين:

$$x = R \cos \phi \dots (6)$$

$$y = R \sin \phi \dots (7)$$

وعند تدوير المتجه بزاوية θ عكس عقرب الساعة، فإن قيم (x, y) الجديدة تصبح:

$$x' = R \cos(\phi + \theta) = x \cos \theta - y \sin \theta \dots (8)$$

$$y' = R \sin(\phi + \theta) = y \cos \theta + x \sin \theta \dots (9)$$

: $\cos \theta$ وبقسمة المعادلتين (8) و (9) :

$$x'' = x - y \tan \theta \dots (10)$$

$$y'' = y + x \tan \theta \dots (11)$$

حيث إن

$$x'' = x' / \cos \theta \quad \text{and} \quad y'' = y' / \cos \theta$$

وباختيار $\tan^{-1} \theta = 2$ نحصل على مركبتي المتجه المدور من خلال عمليات بسيطة (ترحيف وجمع). وتمثل المعادلتان (10) و (11) معادلتي CORDIC الأساسية في النمط الدائري.

II. النمط الخطى (Linear Mode ($m=0$))

تتحرك نقطة النهاية للمتجه في هذا النمط على الخط الذي معادلته :

$$x = R \dots (12)$$

وكمما في الشكل (1-b) حيث إن المركبتين (x, y) تحسبان من المعادلتين (13) و (14) الآتيتين:

$$x = R \dots (13)$$

$$y = \phi R \dots (14)$$

حيث $x = y / \phi$ ، إذ إنه في النمط الخطى تعرف قيمة ϕ على أنها نسبة y إلى x . وإن تدوير المتجه في هذا النمط بزاوية θ مكافئ لتغيير ϕ إلى $\phi + \theta$ ، وقيم (x, y) الجديدة تصبح:

$$x' = R \dots (15)$$

$$y' = (\phi + \theta)R = y + \theta x \dots (16)$$

وباختيار $\tan^{-1} \theta = 2$ نحصل على مركبتي المتجه المدور من خلال عمليات بسيطة (ترحيف وجمع). وتمثل المعادلتان (15) و (16) معادلتي CORDIC الأساسية في النمط الخطى.

III. نمط القطع الزائد (Hyperbolic Mode)(m=-1)

تتحرك نقطة النهاية للمتجه في هذا النمط على القطع الزائد الذي معادلته:

$$x^2 - y^2 = R^2 \quad \dots(17)$$

R تحسban من المعادلتين (18) و (19) الآتيتين: (x,y)

$$x = R \cosh \phi \quad \dots(18)$$

$$y = R \sinh \phi \quad \dots(19)$$

إن تدوير المتجه بزاوية θ في هذا النمط مكافئ لتغيير ϕ إلى $\phi + \theta$ ، وقيم (x,y) الجديدة تصبح:

$$x' = R \cosh(\phi + \theta) = x \cosh \theta + y \sinh \theta \quad \dots(20)$$

$$y' = R \sinh(\phi + \theta) = y \cosh \theta + x \sinh \theta \quad \dots(21)$$

: $\cosh \theta$ وبقسمة المعادلتين (20) و (21)


$$x'' = x + y \tanh \theta \quad \dots(22)$$

$$y'' = y + x \tanh \theta \quad \dots(23)$$

حيث إن

$$x'' = x' / \cosh \theta \quad \text{and} \quad y'' = y' / \cosh \theta$$

وباختيار $\tanh \theta = 2^{-i}$ نحصل على مركبتي المتجه المدور من خلال عمليات تزحيف وجمع فقط. وتمثل المعادلتان (22) و (23) معادلتي CORDIC الأساسية في نمط القطع الزائد.

**2.2 تكرارات خوارزمية CORDIC [20] (CORDIC Iterations)**

في خوارزمية CORDIC تتحلل زاوية الدوران إلى مجموعة من الزوايا الأولية بغض النظر عن نمط عمل الخوارزمية، بحيث إن عمليات التكرار للخوارزمية تصبح مجرد عمليات تزحيف وجمع فقط. وهذا في أي تكرار (i) فإن قيم المركبتي (y, x) ستنجذب طبقاً للمعادلات (24) و (25) و (26) الآتية:

$$x_{i+1} = x_i + m \mu_i y_i \delta_i \quad \dots (24)$$

$$y_{i+1} = y_i - \mu_i x_i \delta_i \quad \dots (25)$$

$$z_{i+1} = z_i + \mu_i \theta_i \quad \dots (26)$$

حيث إن

$$i = 0, 1, \dots, n-1 \quad n \text{ is the number of bits in the mantissa} \quad \dots (27)$$

$$\delta_i = 2^{-i} \quad \dots (28)$$

$$\theta_i = \begin{cases} \tan^{-1} \delta_i & m=1 \\ \delta_i & m=0 \\ \tanh^{-1} \delta_i & m=-1 \end{cases} \quad \dots (29)$$

$$\mu_i = \begin{cases} 1 & \text{دوران المتجه باتجاه عقرب الساعة} \\ -1 & \text{دوران المتجه بعكس اتجاه عقرب الساعة} \end{cases} \quad \dots (30)$$

إن اختيار قيمة μ_i التي تحدد اتجاه الدوران يعتمد على نمط عمل خوارزمية CORDIC طبقاً للجدول (1).

الجدول (1) تعليمات اختيار اتجاه الدوران.

النمط الاتجاهي	نمط الدوران	μ_i
$y_i \geq 0$	$z_i < 0$	+1
$y_i < 0$	$z_i \geq 0$	-1

وبعد n من التكرارات، فإن التغيير الكلي في الزاوية هو مجموع التغييرات التراكمية:

$$\theta = \sum_{i=0}^{n-1} \mu_i \theta_i \quad \dots (31)$$

حيث إن

$$\theta_i = m^{-1/2} \tan^{-1}(m^{1/2} \delta_i) \quad \dots (32)$$


تراكم تغييرات الزاوية في كل تكرار i في المتغير z_i وكما موضح في المعادلة (26).

3. المعماريات المقترحة لحساب الدوال الرياضية:

تناول هذا البحث اقتراح وتنفيذ عدة تصاميم منطقية لمعماريات تقوم بحساب العديد من الدوال الرياضية الأولية وذلك باستخدام خوارزميتي كوردك CORDIC وجداول المعاينة أو المقارنة Lookup Tables. أذ تم تنفيذ تصميمين مقترحين باستخدام جدول المقارنة لحساب دالتي الجيب والجيب تمام، حيث تم اختزال حجم الذاكرة المستخدمة فيما إلى الرابع فإذا تم تنفيذها بأسلوب جدول المعاينة المباشر. كذلك تم تنفيذ عدة تصاميم مادية لحساب دوال رياضية (الجيب والجيب تمام ودالة معكوس الظل ودالتي جيب وجيب تمام القطع الزائد) باستخدام خوارزمية كوردك. وفيما يأتي عرضاً لتنفيذ الطرائق المذكورة آنفاً مع نتائجها.

1.3 طريقة جدول المقارنة المباشرة (Direct Lookup Table Method)

من أسهل الطرق التي تم استخدامها لتصميم وتنفيذ دالة الجيب والجيب تمام طريقة جدول المقارنة المباشرة. إذ إنها لا تتطلب حسابات وإنما يتم تخزين النتائج بشكل مباشر في الجدول. فقد تم إنشاء جدول مقارنة بحجم (32×2^{13}) باستخدام 15 ذاكرة المطمورة (BRAM) في رفقة FPGA. كل موقع يحوي 32 بتاً كناتج محسوب مسبقاً لكل قيمة من قيم الزاوية () التي تحتاج إلى 13 بتاً لتمثيلها. وكما موضح في الشكل (2).



المعادلة (32) تقوم بتحويل قيمة الزاوية النصف قطرية من تمثيل الفارزة الثابتة إلى قيمة صحيحة غير مؤشرة (unsigned integer) تمثل العنوان المكافئ للزاوية على الجدول. ومن ثم الوصول إلى قيمة الجيب والجيب م لتلك الزاوية [21].


$$\theta = THETA \frac{2\pi}{2^{THETA_WIDTH}} radians \quad \dots \quad (32)$$

2.3 طريقة جدول المعاينة غير المباشرة (Indirect Lookup Table Method)

من أجل تفادي الزيادة الأساسية في حجم جدول المقارنة المباشر للحلول التي تتطلب معاملات إدخال أكثر من 16 بتاً (عنوان للجدول)، وكذلك من أجل زيادة الدقة للحسابات المنفذة تم اقتراح وتنفيذ صيغتين أو مخططين لجدول المقارنة تقومان على أساس تنفيذ خطوات معالجة مسبقة للمعاملات وخطوات معالجة لاحقة للقيمة المفروضة من الجدول وهذا ما يسمى بجدول المقارنة غير المباشرة. إن خطوات المعالجة هذه تتطلب دوائر منطقية لتنفيذها. لذا فإن هاتين الصيغتين تجمعان بين الشرائح المنطقية واستخدام الذاكرة في حل الحسابات الرياضية.

2.3.1 الطريقة المقترنة الأولى:

إن الفكرة الأساسية في تنفيذ معمارية هذه الطريقة الاستقادة من خاصية التنازير الموجودة في الدوال المثلثية [12]. أما الهدف منها فهو تقليل حجم الذاكرة المستخدمة كجدول مقارنة وذلك بخزن قيم ربع الموجة دالة الجيب بدلاً من قيم موجة كاملة وبذلك نقل حجم الذاكرة المستخدمة إلى ربع حجمها في الطريقة السابقة (جدول المقارنة المباشرة). إذ من الممكن الحصول على قيمتي الجيب والجيب تمام لبقية الموجة من خلال عمليات المعالجة المسبقة واللاحقة ويوضح المخطط الانسيابي في الشكل (3) سير تنفيذ هذه العمليات.



الـ (3): مخطط انتسيابي يوضح عمليات المعالجة المسبقة واللاحقة لجدول المقارنة غير المباشر.


2.2.3 الطريقة المقترحة الثانية:

وهي طريقة مقترحة من قبل الباحث [12]J. N. Lygouras، وتم تنفيذها في هذا البحث مع اختلاف وحيد وهو أن الباحث استخدم ذكرة قراءة فقط (EPROM) بحجم (2K X 16 bit)، أما الذاكرة المستخدمة في هذا البحث فهي بحجم (2K X 32 bit). وهي مشابهة للطريقة الأولى من حيث تقليل حجم الذاكرة المستخدمة كجدول مقارنة بمقدار 75% والاستفادة أيضاً من خاصية التنازل للدوال المثلثية وتختلف عنها بأنها:

- تستخدم ثلاثة بитات إضافية لزيادة الدقة: وتمثل بالبита الثالثة الأولى ذات المرتبة الأقل (LSBs) من الناتج.
- تضيف هذه البتات سبع قيم إضافية بين كل قيمتين متتاليتين في ذاكرة القراءة فقط PROM وتسمى إضافة القيم بهذه الطريقة بالاستكمال أو الاستيفاء الخطى (Linear interpolation).
- يكون الناتج (Cos أو Sin) أو القيمة المؤشرة.

ويتمثل الشكل (4) الدائرة المادية لحساب دالتى الجيب والجيب تمام لهذه الطريقة، ويتبين أن اختيار نوع الدالة المطلوب (جيب أو جيب تمام) يتم عن طريق إشارة (c/\bar{s}) دون الحاجة إلى عمليات معالجة لاحقة، أما عمليات

المعالجة المسبيقة فتتمثل بدائرة فك الشفرة المنطقية والتي الغرض منها تمكين قراءة قيم دالتى الجيب والجيب تمام للفترة الكاملة ($0 \leq \theta < 2\pi$) من قيم دالتى الجيب المخزونة فقط للفترة ($\pi/2 < \theta < 0$) مستندا على تناظر هذه الدوال حول المحورين السيني والصادي.



الـ (4): الدائرة المادية المنفذة لحساب دالتى الجيب والجيب تمام.

يوضح الجدول (2) النتائج التي تم الحصول عليها لمجموعة من الزوايا النصف قطرية حيث إن ناتج الجيب أو الجيب تمام يتمثل بالبتات من (D34-D0) حيث أن البتات من (D34-D3) تمثل القيمة المقرؤة من الذاكرة أما البتات (D2D1D0) فتمثل البتات الثلاثة الأولى من الناتج والتي يتغيرها يتم الحصول على سبع قيم إضافية بين كل قيمتين متتاليتين في ذاكرة القراءة فقط PROM.

الجدول (2) نتائج دالتى الجيب والجيب تمام باستخدام جدول المقارنة غير المباشر (الطريقة الثانية).


Theta (rad)	THETA (address)	pre- processing		Result	
		A ₁₅ A ₁₄ MSB1,MSB2	THETA(A ₁₃ -A ₃) 1's comp.	Data Accessed From Table (D34-D3)	Linear Interpolation Bits D ₂ D ₁ D ₀
$\pi/4$	400	00	100000000000	Sin=2D413CCD	000
			100000000000	Cos=2D413CCD	111
$2\pi/3$	AAB	01	01010101011	Sin=376ADD88	000
			10101010100	Cos= 2003A099	111
$-5\pi/6$	2555	10	10101010101	Sin=2003A099	000
			10101010101	Cos= 376ADD88	111
$-\pi/4$	1C00	11	100000000000	Sin=2D413CCD	000
			01111111111	Cos=2D413CCD	111

3.3 تنفيذ الطرز المختلفة لمعماريات CORDIC على رقاقة (FPGA)

هناك عدة طرائق لتنفيذ معمارية معالج CORDIC باستخدام رقاقة (FPGA). إن المعمارية المثالية تعتمد على المقاييس بين سرعة الأداء والمساحة السيليكونية المستخدمة في التطبيق المقصود. سيتم في البدء فحص معمارية CORDIC التكرارية ذات البتات المتوازية والتي هي عبارة عن الوصف المادي المباشر لمعدلاتها الأساسية ومنها نقيم المعماريّات الأخرى على أساس استخدام حل الماديات الأقل وحل الأداء الأعظم.

1.3.3 معمارية CORDIC التكرارية ذات البتات المتوازية (المعالج الملفوف):

إن الوصف المادي المباشر للمعدلات الثلاثة الأساسية لخوارزمية CORDIC (24) و (25) و (26) هو أساس تصميم وتتنفيذ المعمارية التكرارية الموحدة لمعالج CORDIC وكما موضح في الشكل (5).




الـ (5): المخطط الكلي لمعالج CORDIC التكراري_ الملفوف.

حيث إن (d_i): إشارة المتغير z_i في السجل z إذا كان نمط العمل هو النمط الدوراني أو هي إشارة المتغير i السجل y إذا كان نمط العمل هو النمط الاتجاهي. في بداية عمل المعمارية يتم تحميل سجلات x, y, z بالقيم الابتدائية (x_0, y_0, z_0) عن طريق دوائر المزج (MUX). بعد ذلك، تمر قيم هذه السجلات خلال سجلات الإزاحة ودوائر (الجامع الطارح) ثم تعاد النواتج مرة أخرى إلى سجلات x, y, z . وفي كل مرة تتغير قيم سجلات الإزاحة نتيجة إجراء التزحيف المقرر لكل تكرار. وكذلك الحال في جدول المقارنة (arctan LUT) الذي يحوي مجموعة الزوايا الأولية، تكرار تتم زيادة عنوان الذاكرة لتحميل القيمة المناسبة إلى دائرة (الجامع الطارح) للمتغير z . تستمرة عملية التكرار مستغرقة n من دورات الساعة وصولاً إلى التكرار الأخير، حيث تتم قراءة النتائج من سجلات x, y, z بشكل مباشر. إن التصميم الموضح في الشكل (5) يستخدم مسار بيانات بعرض الكلمة ولذلك يدعى التصميم (المعمارية ذات البتات المتوازية).

2.3.3 معمارية CORDIC المتوازية (المعالج غير الملفوف):

من الملاحظ أن المعمارية التكرارية تتطلب n من نبضات الساعة لحساب قيمة الدالة لكل إدخال. أي أن نسبة العطاء لهذه المعمارية هي n نبضة الساعة. ومن أجل الحصول على نسبة عطاء بواقع n نبضة لكل نبضة يجب تنفيذ جميع التكرارات أو الدورات الدقيقة في نبضة واحدة. يتم ذلك بمضاعفة معمارية CORDIC

الأساسية بعدد n من المراحل أي أن كل مرحلة تتضمن معالجاً أساسياً، عندئذ لا نحتاج إلى جدول مقارنة لخزن قيم الزوايا الأولية. إذ إن كل قيمة من قيم الزوايا الأولية ستكون ثابت إدخال لكل مرحلة من مراحل المعمارية المتوازية وكما مبين في الشكل (6). هذه المعمارية تتطلب فقط مصفوفة من دوائر (الجامع الطارح) المرتبطة فيما بينها حيث تتنقى الحاجة إلى سجلات الإزاحة جاعلاً من المعالج غير الملفوف معمارية ترابطية صرفة (أي بدون سجلات).



الشكل (6): معمارية CORDIC المتوازية المنفذة على رقاقة FPGA.

في معظم الأحيان، ولاسيما في رقائق (FPGA) فإن استعمال دائرة ترابطية كبيرة غير محذر من الناحية العملية[10].

3.3.3 معمارية CORDIC المتوازية بأسلوب خطوط الأنابيب:

من السهولة تنفيذ خطوط العمل الأنبوية على المعالج المتوازي وذلك بإضافة سجلات خزن بين دوائر (الجامع الطارح). هذه السجلات لا تزيد من كلفة التصميم المادي وذلك لكون معظم معماريات FPGA تحتوي على سجلات في كل خلية منطقية. كان الغرض من تنفيذ هذه المعمارية هو الحصول على أداء عالي وذلك بزيادة نسبة العطاء حيث إن نسبة العطاء للمعمارية تزداد بزيادة مراحل الخطوط الأنبوية. وللحصول على نتيجة دقيقة باستخدام CORDIC لعدد ثانوي مكون من n بت يجب تنفيذ (n) من التكرارات للمعادلات ولو أدى ذلك إلى استهلاك في الزمن (time consuming)، وذلك بسبب التحسن المهم في الأداء الذي يطرأ على الخوارزمية والذي تتطلب نتائج الدوال المثلثية[19]. لذلك تم تحديد عدد التكرارات بـ32 والذي يساوي عدد بитات الإخراج.

4. المحاكاة ومناقشة النتائج:


في هذه الفقرة سيتم عرض النتائج التي تم التوصل إليها من خلال هذا البحث. إذ تتضمن هذه النتائج، أداء المعماريات التي تم تنفيذها باستخدام خوارزميتي كوردلوك وجدول المقارنة، وكذلك يتضمن عرضاً لنتائج المحاكاة باستخدام الأداة Xilinx ISE Simulator (Test Bench).

1.4 أداء المعماريات:

إن قياس الأداء للمعماريات المنفذة على رقاقة (FPGA) تتم على المقاييس بين المساحة السيليكونية والسرعة(أقصى تردد CORDIC) لمعماريات Maximum Frequency، أما قياس أداء طرائق جدول المقارنة فيعتمد على المقاييس بين حجم الذاكرة المستخدمة والدقة. وفيما يأتي شرح موجزاً لأداء كل معمارية:

1.4.1 جدول المقارنة المباشر:

من خلال ما تم تجسيده، يمكن القول بأن جدول المقارنة المباشر يعد طريقة مرنة إلى حد كبير في حل الدوال والمعادلات الرياضية. إذ إنها لا تنفذ آلية حسابات وإنما يتم خزن النواتج المحسوبة مسبقاً في الذاكرة بشكل مباشر. إن نسبة العطاء (Throughput) لجدول المقارنة المباشر هي (1) أي نتيجة واحدة في كل دورة نبضة وكما مبين في الشكل (7)، ولذلك تستخدم في التطبيقات التي تتطلب سرعة تنفيذ عالية.



الشكل (7) المخطط الزمني لنتائج الجيب والجيب تمام باستخدام جدول المقارنة المباشر.

2.1.4 جدول المقارنة غير المباشر:

لقد تم تنفيذ مخططيين مقتربين لحساب دالتي الجيب والجيب تمام على أساس تنفيذ معالجات مسبقة لمعاملات الإدخال ومعالجات لاحقة لقيمة المقرولة من جدول المقارنة. هذا الإجراء هو للحد من الزيادة الأسيّة في حجم الذاكرة المستخدمة، فقد تم تقليل حجم الذاكرة المستخدمة بمقدار 75% عن الحجم المستخدم ولدقة نفسها في جدول المقارنة المباشر. فضلاً عن ذلك، يتبيّن من الجدولين (3) و(4) أن عدد كتل الذاكرة المستخدمة في تنفيذ الطرفيتين قد قُلل إلى ربع عددها المستخدم في جدول المقارنة المباشر، وذلك على حساب زيادة بسيطة في كمية الخلايا المنطقية.

الجدول (3) كمية الموارد المادية المستخدمة لإنشاء جدول المقارنة غير المباشر(الطريقة المقترحة الأولى).


Type Resources (or Frequency)	Utilized Resources	Total Resources	Ratio
Number of Slices	70	4656	1%
Number of Slices Flip flops	66	9312	0%
Number of Block RAMS	4	20	20%
Maximum Frequency		181.244MHz	

الجدول (4) كمية الموارد المادية المستخدمة في تنفيذ الطريقة المقترحة الثانية لإنشاء جدول المقارنة غير المباشر.


Type Resources (or Frequency)	Utilized Resources	Total Resources	Ratio
Number of Slices	14	4656	0%
Number of Slices Flip flops	3	9312	0%
Number of Block RAMS	4	20	20%
Maximum Frequency		163.1321MHz	

إن سرعة الأداء لطريقة جدول المقارنة غير المباشر أقل من سرعة أداء جدول المقارنة المباشر بسبب الزمن المطلوب للإعداد والاحتجاز (setup time and hold time) للبوابات المنطقية لدائرة المعالجة، والتي تزيد من طول مسار التأخير، وبذلك تحد من السرعة القصوى التي يمكن أن تعمل بها المعمارية.

إن العطاء الناتج من طريقتي جدول المقارنة غير المباشر هو أيضاً نموذج واحد لكل دورة نبضة وكما موضح في الشكلين (8) و (9)، ولكنه في كلتا الحالتين أقل من عطاء طريقة جدول المقارنة المباشر. ففي الطريقة المقترحة الأولى تم الحصول على 181.244MHz كأقصى تردد للتشغيل وكما موضح في الجدول (3)، عليه فان: العطاء = 181 ميكاً نموذجاً . أما في معمارية الطريقة الثانية وكما موضح في الجدول (4)، فإن أقصى زمن تأخير تم الحصول عليه هو $1/163.13\text{MHz} = 6.130\text{ns}$ (وهذا الزمن أقل بكثير من الزمن 60 نانو ثانية الذي تم الحصول عليه في [12])، حيث أن أعلى تردد يمكن أن تعمل به هو 163.1321MHz، عندئذ فإن العطاء يساوي 163 ميكاً نموذجاً).



الشكل (8) المخطط الزمني لنتائج دالتي الجيب والجيب تمام باستخدام جدول المقارنة غير المباشر (الطريقة الأولى).



الشكل (9) المخطط الزمني لنتائج دالتي الجيب والجيب تمام باستخدام جدول المقارنة غير المباشر (الطريقة الثانية).

3.1.4 معماريات CORDIC

في هذا البحث تم التطرق إلى أنماط مختلفة من المعماريات لتنفيذ خوارزمية CORDIC لحساب الدوال الرياضية. إن المعمارية المثلثية تعتمد المقايسة بين حل الماديات الأقل وحل الأداء الأعظم. وفيما يأتي عرض لأداء كل معمارية من خلال مناقشة محسن ومساوئ كل منها:

1.3.1.4 معمارية البتات المتوازية (المعمارية الملفوفة):


المحسن:

- تتميز هذه المعمارية بصغر حجمها حيث إنها تستهلك 6% فقط من الشرائح المنطقية للـFPGA . كذلك فان السرعة القصوى التي يمكن أن تعمل بها عالية (111.441MHZ) وكما مبين في الجدول (5).
- المساوئ:
- تستغرق n من نبضات الساعة لحساب قيمة الدالة لكل إدخال (حيث n عدد تكرارات خوارزمية CORDIC وفي هذا البحث تم تحديد n=32). أي أن عطاءها هو أنمودج 32 نبضة من نبضات الساعة. إذ إن العطاء=(التردد الأقصى) \ n \ (111.441)MHz = 3.48=(32) ميكأ أنمودج .
- وجود عدد كبير من التوصيلات المتقطعة بعرض كلمة (32 بت) وهذا غير محبذ عمليا في التنفيذ باستخدام رقاقة (FPGA) .
-

الجدول(5) الموارد المستخدمة في تنفيذ الكيان المادي لمعالج CORDIC الملفوف.

Type Resources (or Frequency)	Utilized Resources	Total Resources	Ratio
Number of Slices	284	4656	6%
Number of Slices Flip flops	108	9312	1%
Number of Block RAMS	0	20	0%
Maximum Operating Frequency	111.441MHz		

والشكل (10) يوضح المخطط الزمني لمحاكاة معمارية البتات المتوازية لدالتي الجيب والجيب تمام كمثال لتوضيح أداء هذه المعمارية.



الشكل (10) المخطط الزمني لنتائج حساب دالتي الجيب والجيب تمام باستخدام معمارية CORDIC للبتات المتوازية.

2.3.1.4 المعمارية المتوازية (غير الملفوفة):

المحاسن:

- تتميز بنسبة عطاء بواقع أنموذج واحد لكل نبضة ساعة. ومن ملاحظة السرعات القصوى لمعماريات الدوال الرياضية المنفذة بأسلوب التوازي المبينة في الجدول (6)، يمكن حساب عطاء كل دالة، حيث إن عطاء معمارية حساب الجيب والجيب تمام هو (4.752) ميكاً أنموذج لكل ثانية، وعطاء معمارية جيب وجيب تمام القطع الزائد هو (4.435) ميكاً أنموذج لكل ثانية، أما عطاء معمارية حساب دالة "معكوس الظل" فهو (4.657) ميكاً أنموذج لكل ثانية.
- هذه المعمارية تتنقى الحاجة إلى جدول المقارنة اللازم لخزن قيم الزوايا الأولية، ودائرة آلة القرار المسئولة عن التحكم بعناوين جدول المقارنة وتنفيذ التكرارات، فضلاً عن سجلات التزحيف.


المساوئ:

- تبين من ملاحظة الجدول (6) أن هذا النمط من المعماريات يستهلك كمية كبيرة من الشرائح المنطقية مقارنة بنمط المعمارية الملفوفة. كذلك فإن الترددات القصوى التي يمكن أن تعمل بها هذه المعماريات واطئة مقارنة بالأспектات الأخرى، وذلك بسبب طول مسار التأخير (Delay Path) الناتج عن أزمان الإعداد والجز لعدد كبير من البوابات المنطقية التي تتتألف منها المعمارية.
-

الجدول (6) الشرائح المنطقية المستخدمة في تركيب معماريات CORDIC المتوازية غير الملفوفة.

التردد الأقصى	No. of Bounded IOBs Total=232	No. of 4 input LUTs Total=9312	No. of Slices Flip flops Total=9312	No. of Slices Total=4656	نوع المصادر	
					الدالة	الجيب والجيب تمام
4.752MHz	70 (30%)	3996 (42%)	113 (1%)	2054 (44%)	جيب والجيب تمام	
4.657MHz	20 (8%)	4332 (46%)	178 (1%)	2235 (48%)	معكوس الظل	
4.435MHz	70 (30%)	4169 (44%)	116 (1%)	2105 (45%)	جيب وجيب تمام القطع الزائد	

ويوضح الشكل (11) أداء المعمارية المتوازية من خلال المخطط الزمني لمحاكاة معمارية حساب دالة الجيب والجيب تمام.



الشكل (11) المخطط الزمني لنتائج حساب دالة الجيب والجيب تمام باستخدام معمارية CORDIC المتوازية.

3.3.1.4 المعمارية المتوازية بأسلوب خطوط الأنابيب:

المحاسن:

- تتميز هذه المعمارية بسرعة أداء عالية إذ من المعروف إن أسلوب خطوط الأنابيب يسرع عمل المعمارية من خلال تقسيم المعمارية المتوازية إلى مراحل مفصولة. كل مرحلة تعمل بصورة مستقلة عن المرحلة التي تسبقها والمرحلة التي تليها. وهذا يؤدي إلى تجزئة مسار التأخير الطويل للمعمارية المتوازية إلى مسارات تأخير قصيرة ومن ثم زيادة السرعة التي يمكن أن تعمل بها المعمارية. إن نسب الزيادة في السرعة (Speed up) للمعماريات المنفذة بأسلوب خطوط الأنابيب تتراوح بين (30.3 إلى 30.3%) بالمقارنة مع المعماريات المتوازية. ويمكن ملاحظة السرعة القصوى لمعمارية كل دالة في الجدول (7).
- نسبة العطاء لهذه المعمارية عالية جدا، حيث إن أول إخراج (latency) يكون بعد تأخير (latency) يساوي 32 نبضة ساعة ومن ثم هناك إخراج في كل دورة . والتأخير(latency): هو عدد النبضات المطلوبة للحصول على أول إخراج.


الجدول (7) أعداد الخلايا المنطقية المستخدمة في بناء معماريات CORDIC المتوازية بأسلوب خطوط الأنابيب.

التردد الأقصى	No. of Bounded IOBs Total=232	No. of 4 input LUTs Total=9312	No. of Slices Flip flops Total=9312	No. of Slices Total=4656	نوع المصادر الدالة
135.719 MHz	70 (30%)	3996 (42%)	3970 (42%)	2187 (46%)	الجيب والجيب تمام
135.512 MHz	38 (16%)	3857 (41%)	3935 (42%)	2136 (45%)	معكوس الظل
134.762 MHz	70 (30%)	4183 (44%)	4094 (43%)	2173 (46%)	جيب وجيب تمام القطع الزائد


المساوئ:

- إن العدد الكبير للإدخالات(fan-in) والإخراجات (fan-out) والمتمثل بـ(32 بت) لكل إدخال أو إخراج يؤدي إلى تعقيد في التصميم من حيث زيادة حجم المعمارية، إذ إن المعالجة تكون على مستوى الكلمة المؤلفة من 32 بتاً.
- إضافة سجلات بعد المراحل تؤدي أيضاً إلى زيادة الشرائح المنطقية من نوع المرجاحات (Flip-Flops) المستخدمة من رقاقة (FPGA)، إذ إن نسب (43% 42% 42%) من هذه الشرائح تم استخدامها في تنفيذ المعماريات الثلاث وكما ملاحظ في الجدول (7).

توضح الأشكال (12) و (13) و (14) النتائج العملية لمحاكاة التصميم للدوال الرياضية المنفذة (الجيب والجيب تمام، معكوس الظل، جيب وجيب تمام القطع الزائد) بشكل متعاقب، وبواسطة برنامج المحاكاة Xilinx ISE Simulator (Test Bench). من الشكل (12) عندما تكون قيمة الإدخال inputq (Test Bench) تتمثل الزاوية تساوي ($3\pi/4 = 4B65F202_h$) والتي تعادل (2.3561945_d). فان قيمة الإخراج sin التي تمثل جيب الزاوية تساوي (2D413CC5_h) والتي تعادل (0.707107_d) تقربياً، بينما قيمة الإخراج cos التي تمثل جيب تمام الزاوية تساوي (D2BEC32B_h) والتي تعادل تقربياً (-0.707107_d).




(a) قيم الإدخال ().




(b) النواتج (sin , cos) بعد n من دورات الساعة.

الـ (12) المخطط الزمني لنتائج حساب دائري الجيب والجيب تمام باستخدام معمارية CORDIC المتوازية بأسلوب خطوط الأنابيب.

من الشكل (13) عندما تكون الادخلين ($x_{in}=40000000_1D_h$) و ($y_{in}=00000001D_h$) فان قيمة الارجاع التي تمثل زاوية نصف قطرية تساوي ($3243F69A_h$) ($\pi/2$). من ملاحظة الشكل (14)، حيث عندما تكون قيمة الادخال inputq التي تمثل الزاوية تساوي ($\pi/4=2.3561945$) والتي تعادل ($379844DBB_h$) فان قيمة الارجاع sinh التي تمثل جيب القطع الزائد تساوي ($1921fb32_h$) والتي تعادل (0.868671_d)، بينما قيمة الارجاع cosh التي تمثل جيب تمام القطع الزائد تساوي (54C664F7_h) والتي تعادل (1.32461_d).




(a) قيم الإدخال ().




(b) النواتج () بعد n من دورات الساعة.

الشكل (13) المخطط الزمني لنتائج حساب دالة معكوس الظل باستخدام معمارية CORDIC المتوازية بأسلوب خطوط الأنابيب.



(a) قيم الإدخال ().



(b) النواتج (sinh , cosh) بعد n من دورات الساعة.

الـ (14) المخطط الزمني لنتائج حساب دالتي جيب وجيب تمام القطع الزائد باستخدام معمارية CORDIC المتوازية بأسلوب خطوط الأنابيب.

5 الاستنتاجات:

- من خلال ما سبق ذكره من الأفكار المنجزة في هذا البحث فقد تم استنتاج ما يأتي:
1. تستخدم طريقة جدول المقارنة للدوال الرياضية المتانتظرة والتي لها مدى محدد من القيم مثل الجيب والجيب تمام.
 2. تستخدم طريقة جدول المقارنة المباشر في التطبيقات التي تحتاج إلى سرعة أداء عالية ولا تحتاج إلى دقة.
 3. توفر طريقة جدول المقارنة غير المباشر لدالتي الجيب والجيب تمام حسراً 75% من حجم الذاكرة المستخدمة بالمقارنة مع تنفيذ الدالة باستخدام جدول المقارنة المباشر.
 4. إن الطريقة الثانية لجدول المقارنة غير المباشر تحد من الزيادة الأساسية لحجم جدول المقارنة، حيث تم زيادة الدقة بإضافة سبع قيم للدالة بين كل قيمتين في الجدول وذلك من خلال البناء الثالثة الأولى من الإدخال ذات المرتبة الأقل.
 5. إن طريقة جدول المقارنة ليست طريقة خوارزمية حسابية لتنقح عنها أخطاء حسابية، وإنما هي طريقة لخزن نتائج محسوبة مسبقاً وبذلك فإن الأخطاء تنتج عن الطريقة التي تمت بها الحسابات قبل الخزن، وكذلك التقرير الذي يستخدم في جعل القيمة المحسوبة تلائم سعة كل موقع من الذاكرة المستخدمة كجدول مقارنة، فكلما كان التمثيل أكثر دقة كلما قلت الأخطاء.
 6. إن توفر عدد كبير من الخلايا المنطقية ومصادر الربط والتوجيه في رقائق (FPGA) الحديثة تسهل من تنفيذ الخوارزميات التكرارية (مثل خوارزمية CORDIC) بأسلوب المعالجة المتوازية وخطوط الأنابيب.
 7. لقد تم التوصل من النتائج التي تم الحصول عليها في هذا البحث، أن أفضل طريقة لتنفيذ خوارزمية CORDIC هي المعمارية المتوازية بأسلوب خطوط الأنابيب.

8. لقد تم فحص واختبار صحة عمل معماريات CORDIC الحسابية للدوال الرياضية المنفذة بعد تسقيطها رقاقة XC3S500E FPGA، وذلك من خلال عرض شاشة العرض البلورية LCD (Microsoft) الموجدة لوحة سبارتان 3E وإجراء مقارنة مع نتائج الحاسبة العلمية لشركة مايكروسوف特 (XP-SP2) الموجدة في بيئة ويندوز® والتي تتميز بدقة نتائج عملياتها، حيث إن النتيجة تمثل بـ 32 رقمًا بعد الفاصلة العشرية. والجدول (8) يوضح نتائج المقارنات من خلال حساب مقدار أعظم خطأ الدالة من الدوال المنفذة.

الجدول (8) مقدار أعظم خطأ لعدد من الدوال الرياضية المنفذة.

الدالة	مقدار أعظم خطأ (Max. Error)	عند الزاوية
دالة الجيب	6.7055225E-8	$\pi/6$
دالة الجيب تمام	-4.5640382E-08	$\pi/4$
دالة جيب القطع الزائد	8.6927116E-08	$\pi/6$
دالة جيب تمام القطع الزائد	5.6419920E-08	$\pi/4$

كذلك تمت مقارنة نتائج الجذر التربيعي لعدة قيم مع نتائج الحاسبة العلمية، فوجدت مقاربةً جداً حيث تراوحت قيم الأخطاء بين (0.0) و (4.34E-06). أما عند مقارنة عدد من نتائج دالة معكوس الظل، وكانت قيم الاخطاء التقريبية صغيرة جداً فمثلاً قيمة الخطأ الناتجة عن حساب $(\tan^{-1}\pi/6)$ (7.5598E-8) وقيمة الخطأ عند حساب $(\tan^{-1}\pi/4)$ (6.3397E-8) بينما قيمتها عند حساب $(\tan^{-1}0)$ (0.0). هذه النسبة الضئيلة من قيمة الخطأ هي نسبية وليس مطلقة، إذ أن جميع الطرائق العددية تمتلك مثل هذه النسب من الخطأ.

References

- [1] O. Mencer, N. Boullis, W. Luk and H. Styles, "Parameterized function evaluation for FPGAs", Field-Programmable Logic and Applications, LNCS 2147, pp. 544-554, 2001.
- [2] Chow, Timothy Y., "What is a Closed Form Number?", The American Mathematical Monthly, Vol. 106, No. 5, pp. 440-448, May, 1999.
- [3] Xilinx Incorporated. <http://www.xilinx.com>.
- [4] K. D. Underwood and K. S. Hemmert. "Closing the Gap: CPU and FPGA Trends in Sustainable Floating-Point BLAS Performance,". In Proc. of IEEE Symposium on Field-Programmable Custom Computing Machines, California, USA, ISBN: 0-7695-2230-0, page(s): 219- 228 April 2004.
- [5] L. Zhuo and V. K. Prasanna." Scalable and Modular Algorithms for Floating-Point Matrix Multiplication on FPGAs".. Proc. IEEE Conf. 18th International Parallel and Distributed Processing Symposium, New Mexico, USA, ISBN: 0-7695-2132-0, page(s): 92-, April 2004.
- [6] Raimund Kirner, Markus Grössing, Peter P. Puschner "Comparing WCET and Resource Demands of Trigonometric Functions Implemented as Iterative Calculations vs. Table-Lookup", Institut für Technische Informatik Technische Universität Wien, Austria, Dagstuhl Seminar Proceedings 06902 July 4, 2006 Germany.
- [7] J.E.Volder, "The CORDIC trigonometric computing technique", IRE Trans.on Electronic Computers. Vol. EC-8. No.3, pp.330-334, Sep 1959.
- [8] J. S. Walter. "The unified algorithm for elementary functions". In. Proc. AFIAPS Spring joint Computing Conf. Vol. 38, pp 379-385, 1971.
- [9] Nienhaus, H.A., "A Fast Square Rooter Combining Algorithmic and Lookup Table Techniques," Proc. IEEE Southeastcon '89, Vol.3 on page(s): 1103-1105, 9-12 Apr 1989.

- [10] Ray Andraka, "A Survey of CORDIC algorithms for FPGA based computers," International Symposium on Field Programmable Gate Arrays," Proceedings of the 1998 ACM/SIGDA sixth international symposium on Field programmable gate arrays, Pages: 191-, 200, Year 1998.
- [11] Vladimirova, T. and Tiggler, H. "FPGA Implementation of Sine and Cosine Generators Using the CORDIC Algorithm," Proc. of Military and Aerospace Application of Programmable Devices and Technologies Conference (MAPLD 99), Sep. 1999, Laurel, MA, A-2, pp. 28-30.
- [12] John N. Lygouras " Memory Reduction in Look-Up Tables for Fast Symmetric Function Generators" IEEE Trans. on Instrumentation and Measurement, Vol. 48, No. 6, December 1999.
- [13] M.W.Kharrat, M. Loulou, and N. Masmoudi, "A New Method to Implement CORDIC Algorithm," in Proc. IEEE Int. Conf. Electronics, Circuits and Systems, Malta, Vol.2, pp. 715-718, Sept.2001.
- [14] S. Rvichandran, V. Asari "Pre-computation of Rotation Bits in Unidirectional CORDIC for Trigonometric and Hyperbolic Computations," Old Dominion University Norfolk, Virginia 23529, USA, Proc. IEEE Computer Society Annual Symposium on VLSI, ISBN: 0-7695-1904-0, On page(s): 215- 216, 20-21 Feb. 2003.
- [15] T. Sansaloni , F. Angarita, A. Perez-Pascual " Efficient FPGA Implementation of CORDIC Algorithm For Circular And Linear Coordinates," IEEE International Conference, Field Programmable Logic and Applications, ISBN: 0-7803-9362-7, Page(s):535 – 538, 24-26 Aug. 2005.
- [16] Cheng-Yuan Lin, Chuen-Yau Chen, "High-Resolution Architecture for CORDIC Algorithm Realization," Proc. IEEE Int. Conf. on Communications, Circuits and Systems, Vol: 1, page(s): 579-582, ISBN: 0-7803-9585-9, June 2006.
- [17] D. R. Llamocca-Obregón, C. P. Agurto-Ríos "A Fixed-Point Implementation of The Expanded Hyperbolic CORDIC Algorithm," Latin American Applied Research. artic_v37o1/vol_37_1_pag:83-91 (2007).
- [18] Hu, X., R.G Harber and S. C Bass, "Expanding the range of convergence of the CORDIC algorithm", IEEE Trans. on Computers, vol 40, No.1, pp13-21, Jan, 1991.
- [19] Dong-U Lee, "Reconfigurable Hardware for Function Evaluation and LDPC Coding," MPhil/ PhD Transfer Report, Department of Computing, Imperial College London, July,2003.
- [20] Ahmad Nour Al-Islam Al-Sawi,"HCORDIC: A High-Performance Cordic Algorithm," Master thesis, college of Graduate Studies King Fahd University Of Petroleum & Minerals, anuary, Dhahran Saudi Arbia 1997.
- [21] "Sine/Cosine Look-Up Table v5.0," May 21, 2004 Xilinx Inc.
URL: www.xilinx.com/ipcenter.

تم اجراء البحث في كلية الهندسة =